5,具備外設開發、問題排查、需求轉化及獨立編寫技術文檔能力;
5,測試與配合:配合設計部完成競品及新品應用測試,制作推廣Demo;協助生產部對接工廠調試測試程序、確認測試品質;
8,客戶維護:與重點客戶研發團隊建立信任關系,挖掘新需求。
福利待遇:
1,薪資面議;
2,五天8小時制,周末雙休;
3,依法享有法定節假日、年休假、婚假、喪假、病假等福利;
4,購買五險一金:包括基本醫療保險、養老保險、工傷保險、失業保險、生育保險、住房公積金;
5,每年定期調薪一次及年終獎金的發放;
6,每月設有全勤獎金200元;
7,公司提供住宿;
8,豐富的業余活動(下午茶,旅游,聚餐,年會等);
9,公司提供廣闊的技術平臺,完善的培養體系和晉升機制;
10,工作環境優美,地理位置優越,地鐵站口及公交站附近。
聯系人:徐小姐
電話:0755-83190557
郵箱:xuyue@csc-ic.com
1、電子信息工程與集成電路相關專業,本科及以上學歷,3年以上ASIC全流程開發經驗,主導過完整流片項目優先;
2、精通Verilog/SystemVerilog,掌握RTL設計、綜合(DC)、靜態時序分析(STA)等全流程EDA工具;
3、熟悉低功耗設計技術(如Power Gating、Multi-VDD),具備小面積電路優化經驗(如門控時鐘精簡);
4、有自主問題解決能力,能獨立完成從規格到量產的閉環開發;
5、具備跨部門溝通技巧,能向團隊清晰傳遞設計約束。
崗位職責
1、主導芯片規格定義,根據場景需求制定PPA(性能、功能、面積)平衡的架構方案,輸出設計約束文檔;
2、獨立完成關鍵模塊的微架構設計,明確時序收斂路徑與低功耗策略;
3、獨立編寫ETL代碼并完成功能仿真,解決代碼覆蓋率與斷言驗證問題,輸出驗證報告;
4、指導版圖設計團隊完成布局布線,解決時序違例、串擾等后端問題,確保芯片面積與良率達標;
5、與驗證團隊協作優化測試用例,提供調試支持(如異常根因分析);
6、主導芯片測試方案制定(如ATE機臺調試),分析量產失效案例并迭代設計(如ESD防護優化);
7、編寫技術規范、DFT(可測性設計)文檔及問題排查手冊,建立模塊級IP復用庫。
福利待遇
1、薪資面議;
2、五天8小時制,周末雙休;
3、依法享有法定節假日、年休假、婚假、喪假、病假等福利;
4、購買五險一金:包括基本醫療保險(一檔)、養老保險、工傷保險、失業保險、生育保險、住房公積金;
5、每年定期調薪一次及年終獎金的發放;
6、每月設有全勤獎金200元;
7、公司提供住宿;
8、豐富的業余活動(下午茶,旅游,聚餐,年會等);每月都有生日會、下午茶,還有羽毛球,乒乓球活動,豐富員工業余生活;
9、公司提供廣闊的技術平臺,完善的培養體系和晉升機制;
10、工作環境優美,地理位置優越,地鐵站口及公交站附近。
聯系人:徐小姐
電話:0755-83190593
郵箱:xuyue@csc-ic.com
COPYRIGHT 深圳市菉華科技有限責任公司 版權所有 粵ICP備13001812號